DDR2內(nèi)存條和DDR3內(nèi)存條有什么區(qū)別

　　除了DDR2內(nèi)存條和DDR3內(nèi)存條的插槽是不一樣，DDR3內(nèi)存條比DDR2內(nèi)存條頻率高，速度快，容量大，性能高。DDR內(nèi)存條2和DDR3內(nèi)存條還有些什么區(qū)別?下面一起來了解一下吧。

　　1、邏輯Bank數(shù)量

　　DDR2 SDRAM中有4Bank和8Bank的設(shè)計，目的就是為了應(yīng)對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準(zhǔn)備。

　　2、封裝(Packages)

　　由于DDR3新增了一些功能，在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。

　　3、突發(fā)長度(BL，Burst Length)

　　由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期(BL，Burst Length)也固定為8，而對于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4-bit Burst Chop(突發(fā)突變)模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。

　　4、尋址時序(Timing)

　　就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2至5之間，而DDR3則在5至11之間，且附加延遲(AL)的設(shè)計也有所變化。DDR2時AL的范圍是0至4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數(shù)——寫入延遲(CWD)，這一參數(shù)將根據(jù)具體的工作頻率而定。